При проектировании цифровых систем составляются временные диаграммы, которые жестко связаны с осью времени. На этой оси фиксируются "события срабатывания" логических элементов. Вся логика работы любого цифрового устройства жестко и однозначно увязана с временными диаграммами. При этом все интервалы времени также очень точно определены.
Совокупность задач при проектировании платы, решение которых направлено на поддержание заданных временных соотношений в цифровых схемах, называется тайминг. Таким образом, основная цель временной верификации заключается в решении задач тайминга. Тайминг отражает цифровую суть информационного сигнала, в отличие от проблемы целостности сигнала, при которой к цифровому сигналу применяется аналоговое рассмотрение.
Типичное рассмотрение задач тайминга ассоциируется с выбором элементной базы, логическим проектированием и задержкой сигнала в меж соединениях, в частности, выполненных на печатных платах. К сожалению, проектировщик электронных средств часто может видеть только малую часть всех факторов, которые нарушают временные соотношения в системе.
Если временные параметры элементной базы известны на концептуальном и схемотехническом уровне, а логическое проектирование оперирует абстрактными моделями, то задержки в меж соединениях становятся известными на постопологическом этапе. Поэтому виртуальный прототип является наилучшим вариантом для определения проблем тайминга и поиска путей устранения возникших нарушений временных соотношений в системе.
